Der 80386 ist eine x86-CPU, die von Intel unter dem Markennamen i386 als Nachfolger des 80286 entwickelt wurde. Der 386er – wie der 80386 häufig auch genannt wird (gesprochen Dreisechsundachtziger)– wurde später von AMD kopiert und als Am386 verkauft, während Chips & Technologies eine kompatible eigene Version entwickelte. IBM lizenzierte den i386SX und entwickelte daraus den verbesserten IBM 386SLC.

Geschichtliche Bedeutung

Mit dem 80386 vollzog Intel den Wechsel zur 32-Bit-Architektur (IA-32, oft auch i386 genannt), deren Funktionen auch in allen Nachfolgemodellen bis zum Core i7 (Stand 2008) immer noch vorhanden sind und die gleichzeitig anderen Herstellern als Vorlage für eigene Prozessoren diente. Die Register dieser Prozessorfamilie sowie der Adressraum der Architektur sind 32 Bit breit. Auch heute noch wird der 80386 für Steuerungsaufgaben (z. B. Telefonvermittlungsanlagen) eingesetzt.
 

Varianten

Eine Variante des 80386 ist der 80386SX. Er besitzt nur einen 16 Bit breiten externen Datenbus und einen 24 Bit breiten Adressbus, behält intern aber die 32-Bit-Mikroarchitektur des 80386 bei. Der 24 Bit breite Adressbus beschränkt den physikalisch adressierbaren Speicher des 386SX zwar auf 16 MB; angesichts eines zu Beginn der 1990er Jahre im Heimbereich üblichen Speicherausbaus von zumeist maximal 4 MB war das aber keine gravierende Einschränkung, zumal viele 386SX-Mainboards einen Speicherausbau von 16 MB auch nicht erlaubten. Aus Sicht des Programmierers besteht praktisch kein Unterschied zwischen dem 386SX und dem „echten“ 80386, der zur Unterscheidung von seinem kleinen Bruder nach dessen Einführung in 80386DX umbenannt wurde. Aufgrund der verringerten Datenbusbreite und niedrigerer verfügbarer Taktfrequenzen erreicht der 386SX gegenüber dem 386DX nur eine deutlich geringere Ausführungsgeschwindigkeit.

Segmente

Der 80386 kann direkt bis zu 4 GB Hauptspeicher adressieren (386SX: 16 MB). Der logische Adressraum beträgt 246 Byte = 64 TB, welcher aber nur theoretisch vollständig nutzbar ist. Der Prozessor verwendet dabei im Protected Mode die segmentierte Speicheradressierung mit 16-bit breiten Selektoren und 32-bit Offsets. Auf Segmentebene gibt es 4 Privilegstufen:

Bei Verwendung eines einzigen Daten- und Code-Segmentes ist der Speicherort linear über den 32-bit Offset ansprechbar, jedoch ohne Speicherschutz auf Segmentebene.

 

Quelle: www.wikipedia.de


Senden Sie E-Mail mit Fragen oder Kommentaren zu dieser Web-Site an: krause@bytes-and-more.de
Zuletzt geändert am: 21. Februar 2010